1. 搭建并維護基于UVM的模塊級與系統級驗證環境、VIP組件及相關自動化腳本工具；
2. 執行IP及SoC層級的RTL功能仿真、加速仿真與靜態時序分析；
3. 開展芯片網表階段的時序仿真與功能驗證，協助完成功耗評估工作；
4. 開發用于ATE平臺的功能測試激勵模式

崗位要求：
1. 微電子、通信、計算機等相關專業碩士及以上學歷，具備1年以上芯片驗證相關經驗；
2. 掌握數據通信協議知識，熟悉RISC-V、PCIe或以太網等IP模塊及其在SoC中的集成應用，了解芯片研發全流程；
3. 熟練運用SystemVerilog語言及UVM驗證方法學；
4. 具備EDA仿真與調試工具使用經驗，能夠進行腳本語言開發；
5. 具有基本的英文資料閱讀與溝通能力；
6. 具備良好的團隊協作意識與跨部門溝通能力